壓電部門專注于精密定位執(zhí)行器的研發(fā)、生產(chǎn)制造、銷售；是國內(nèi)壓電領域極少數(shù)擁有從壓電陶瓷材料到壓電陶瓷電機再到納米精度壓電運動臺全產(chǎn)品鏈研發(fā)與批量生產(chǎn)能力的高科技企業(yè)。
隱冠打造精密運動臺、特種電機、壓電產(chǎn)品和關鍵零部件四大產(chǎn)品線，配備先進的精密運動控制測試平臺和一批專用工具，具備良好的生產(chǎn)測試條件。
隱冠半導體成立于2019年，是一家專注半導體制造、量檢測和先進封裝裝備精密運動平臺及核心部件研發(fā)與生產(chǎn)的高科技創(chuàng)新型企業(yè)。
在這里，您可以瀏覽到公司最新動向。
公司以客戶需求為導向、快速反應為特點。專業(yè)化定制、全生命周期服務是公司秉承的發(fā)展理念。
隱冠讓運動更精密，讓精密更穩(wěn)定。
晶圓劃片機是半導體后道封測中晶圓切割和WLP切割環(huán)節(jié)的關鍵設備。在一個晶圓上，通常有幾百個至數(shù)千個芯片連在一起。它們之間留有80μm至150μm的間隙，此間隙被稱之為劃片街區(qū)（Saw Street）。將每一個具有獨立電氣性能的芯片分離出來的過程叫做劃片或切割（Dicing Saw）。半導體晶圓劃片機是將含有很多芯片的晶圓分割成晶片顆粒，為下道粘片工序做好準備，其切割的質(zhì)量與效率直接影響到芯片的質(zhì)量和生產(chǎn)成本。
1、混合鍵合是高集成堆疊最終方案 混合鍵合是實現(xiàn)高密度堆疊的核心路徑。隨著高性能運算帶動的多顆芯片垂直互聯(lián)要求提升，傳統(tǒng)的微凸點技術面臨焊料電遷移、熱遷移、橋連短路等可靠性加劇的問題，不再滿足堆疊尺寸極小、I/O密度要求極高的堆疊需求，混合鍵合（或稱Cu-Cu直接鍵合）工藝應運而生。倒裝鍵合工藝pitch尺寸在50~100μm、熱壓鍵合工藝可將pitch size縮小到20μm，而要進一步縮小尺寸，則必須求助于混合鍵合...
2024年上半年，全球半導體呈現(xiàn)回暖態(tài)勢，隨著AI和HPC的快速發(fā)展，對芯片性能和功耗的要求不斷提高，Chiplet和2.5D/3D推動HBM等先進技術成為主要方向，減薄設備是芯片堆疊技術、先進封裝技術的關鍵核心設備，未來應用廣泛。
先進封裝是對應于先進圓晶制程而衍生出來的概念，一般指將不同系統(tǒng)集成到同一封裝內(nèi)以實現(xiàn)更高效系統(tǒng)效率的封裝技術。換言之，只要該封裝技術能夠?qū)崿F(xiàn)芯片整體性能（包括傳輸速度、運算速度等）的提升，就可以視為是先進封裝。與之對應的傳統(tǒng)封裝則是將各個芯片單獨封裝好，再將這些單獨的封裝芯片裝配到PCB主板上構成完整的系統(tǒng)，通過PCB板形成電信號之間的互連。
在半導體制造業(yè)中，薄膜的厚度對器件的性能和質(zhì)量有重要影響。薄膜的厚度決定了許多重要的物理和化學性質(zhì)，對其折射、反射和透射的光學性質(zhì)有直接影響，可以導致顯著的量子尺寸效應，從而改變材料的電子、光學和磁性等。準確測量和控制薄膜厚度對于優(yōu)化器件性能、提高生產(chǎn)效率、確保器件可靠性等都具有重要的作用。
套刻誤差的定義是兩層圖形結構中心之間的平面距離。隨著集成電路的層數(shù)不斷增多，多重圖形和多重曝光的光刻工藝被廣泛應用，不同步驟形成的電路圖形之間的套刻精度愈發(fā)重要。套刻誤差過大形成的錯位，會導致整個電路失效報廢。套刻誤差測量設備，用于確保不同層級電路圖形，和同一層電路圖形的正確對齊和放置。套刻誤差測量通常在每道光刻步驟后進行。
<strong id="bfaqi"></strong>
